# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平4-278297

(43)公開日 平成4年(1992)10月2日

(51) Int	LCI.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 16/06

9191-5L

G11C 17/00

309 A

# 審査請求 未請求 請求項の数3(全 6 頁)


(21)出願番号	<b>特願平</b> 3-41951	(71)出願人	000003078
(22)出願日	平成3年(1991)3月7日	(70) <del>Pt 111 -tc</del>	株式会社東芝 神奈川県川崎市幸区堀川町72番地
	•	(72)発明者	桐澤 亮平 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内
		(72)発明者	有留 誠一 神奈川県川崎市幸区小向東芝町1番地 株
		(72)発明者	式会社東芝総合研究所内
			神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内
		(74)代理人	弁理士 鈴江 武彦
			最終頁に続く

# (54)【発明の名称】 不揮発性半導体記憶装置

# (57)【要約】

【目的】周辺回路が簡単で、高集積化可能なEEPRO Mを提供することを目的とする。

【構成】メモリトランジスタと選択ゲートトランジスタからなるEEPROMメモリセルアレイ21のビット線 BL端部とビット線駆動回路22の間にビット線選択トランジスタQBLを設けて、データ書込時、このビット線 選択トランジスタQBLのオン、オフ制御によって、書込みたくないビット線をフローティング状態とする。



FH 008463

2

#### 【特許請求の範囲】

【請求項1】 半導体基板上に絶縁膜を介して電荷蓄積 層と制御ゲートが積層形成された少くとも一つのメモリ トランジスタとこれと直列接続された選択ゲートトラン ジスタからなるメモリセルがマトリクス配列されたメモ リセルアレイと、前記メモリセルアレイの列方向に並ぶ 選択ゲートトランジスタのドレインが共通接続されたビ ット線と、前記メモリセルアレイの行方向に並ぶメモリ トランジスタおよび選択ゲートトランジスタのゲートが それぞれ共通接続された制御ゲート線および選択ゲート 10 線と、データ書込時に前記ピット線をデータに応じて低 電位状態またはフローティング状態に設定するピット線 電位制御手段と、を備えたことを特徴とする不揮発性半 導体記憶装置。

【請求項2】 半導体基板上に絶縁膜を介して電荷蓄積 層と制御ゲートが積層形成された少くとも一つのメモリ トランジスタとこれと直列接続された選択ゲートトラン ジスタからなるメモリセルがマトリクス配列されたメモ リセルアレイと、前記メモリセルアレイの列方向に並ぶ ット線と、前記メモリセルアレイの行方向に並ぶメモリ トランジスタおよび選択ゲートトランジスタのゲートが それぞれ共通接続された制御ゲート線および選択ゲート 線と、前記ピット線とピット線駆動回路の間に設けられ たピット線選択トランジスタと、を備えたことを特徴と する不揮発性半導体記憶装置。

【請求項3】 前記制御ゲート線に高電位が印加されて 選択されたメモリトランジスタの電荷蓄積層に電子注入 を行うデータ書込みモードにおいて、電子注入を行うべ きメモリトランジスタにつながるビット線には前記ビッ ト線選択トランジスタがオン駆動されて前記ピット線駆 動回路の低電位出力が伝達され、電子注入を行わないメ モリトランジスタにつながるピット線は前記ピット線選 択トランジスタがオフ駆動されてフローティング状態と なることを特徴とする請求項2記載の不揮発性半導体記 憶装置。

## 【発明の詳細な説明】

[発明の目的]

[0001]

【産業上の利用分野】本発明は、電荷蓄積層と制御ゲー 40 トが積層形成された構造を有する電気的書き替え可能な メモリトランジスタを用いた不揮発性半導体記憶装置 (EEPROM) に関する。

[0002]

【従来の技術】従来より、EEPROMの中で高集積化 可能なものとして、メモリトランジスタを複数個直列接 統したNANDセル型のFEPROMが知られている。 一つのメモリトランジスタは、半導体基板上に絶縁膜を 介して浮遊ゲートと制御ゲートが積層されたFETMO S構造を有し、複数個のメモリトランジスタが隣接する 50

もの同士でソース、ドレインを共用する形で直列接続さ れてNANDセルを構成する。この様なNANDセルが マトリクス配列されてメモリセルアレイが構成される。 メモリセルアレイの列方向に並ぶNANDセルの一端側 のドレインは、それぞれ選択ゲートトランジスタを介し てピット線に共通接続され、他端側ソースはやはり選択 ゲートトランジスタを介して共通ソース線に接続されて いる。メモリトランジスタの制御ゲートおよび選択ゲー トトランジスタのゲート電極は、メモリセルアレイの行 方向にそれぞれ制御ゲート線 (ワード線)、選択ゲート 線として共通接続される。このNANDセル型EEPR OMの動作は次の通りである。

【0003】データ書き込みは、ビット線から遠い方の メモリトランジスタから順に行われる。 n チャネルの場 合を説明すれば、選択されたメモリトランジスタの制御 ゲートには高電位(例えば20V)が印加され、これよ りピット線側にある非選択のメモリトランジスタの制御 ゲートおよび選択ゲートトランジスタのゲートには中間 電位(例えば10V)が印加される。ピット線には、デ 選択ゲートトランジスタのドレインが共通接続されたビ20ータに応じて0 V(例えば"1")、または中間電位 (例えば"0") が印加される。このときビット線の電 位は、選択ゲートトランジスタおよび非選択メモリトラ ンジスタを通して選択メモリトランジスタのドレインま で伝達される。

> 【0004】 書込むべきデータがあるとき ("1"デー タのとき)は、選択メモリトランジスタのゲート・ドレ イン間に高電界がかかり、基板から浮遊ゲートに電子が トンネル注入される。これにより、選択メモリトランジ スタのしきい値は正方向に移動する。書き込むべきデー 夕がないとき ("0" データのとき) は、しきい値変化

> 【0005】データ消去は、p型基板(ウェル構造の場 合は n 型基板およびこれに形成された p 型ウェル) に高 電位が印加され、すべてのメモリトランジスタの制御ゲ ートおよび選択ゲートトランジスタのゲートが0 Vとさ れる。これにより、すべてのメモリトランジスタにおい て浮遊ゲートの電子が基板に放出され、しきい値が負方 向に移動する。

【0006】データ読み出しは、選択ゲートトランジス 夕および選択メモリトランジスタよりピット線側の非選 択メモリトランジスタがオンとされ、選択メモリトラン ジスタのゲートに0 Vが与えられる。この時ピット線に 流れる電流を読むことにより、"0", "1"の判別が なされる。

【0007】この様に従来のNANDセル型EEPRO Mでは、データ書込みモードにおいて、書込みを行わな いビット線には中間電位を印加しなければならない。こ のためメモリセルアレイの周辺回路は複雑になる。また 中間電位を与えるタイミングの制御も難しい。例えば、 ピット線に与える中間電位を、制御ゲート線に与える制

御電圧より先に上げなければ、誤害込みの可能性があ る。さらにこれに中間電位を与えるためには、選択ゲー トトランジスタのパンチスルーを防止する必要から、選 択ゲートトランジスタのゲート長を余り短くすることが できない。これは、EEPROMの高集積化を損なう。

【0008】同様の問題は、NANDセル型EEPRO Mに限らず、同様の原理の1個のメモリトランジスタと 1個の選択ゲートトランジスタでメモリセルを構成する NOR型EEPROMでもある。

#### [0009]

【発明が解決しようとする課題】以上のように従来のE EPROMでは、データ書込み時にピット線に中間電位 を与える必要があったため、周辺回路が複雑になり、タ イミング制御も難しく、また選択ゲートトランジスタの ゲート長を短くすることができない、といった問題があ った。本発明は、この様な問題を解決したEEPROM を提供することを目的とする。

#### [発明の構成]

# [0010]

【課題を解決するための手段】本発明は、電荷蓄積層と 20 制御ゲートを有する少くとも一つのメモリトランジスタ とこれと直列接続された選択ゲートトランジスタからな るメモリセルがマトリクス配列されてメモリセルアレイ を構成し、メモリセルアレイの列方向に並ぶ選択ゲート トランジスタのドレインがピット線に共通接続され、メ モリセルアレイの行方向に並ぶメモリトランジスタおよ び選択ゲートトランジスタのゲートがそれぞれ制御ゲー ト線および選択ゲート線に共通接続されて構成されるE ・ EPROMにおいて、データ書込時にデータに応じてビ ット線を低電位状態またはフローティング状態に設定す 30 るビット線電位制御手段が設けられていることを特徴と する。

#### [0011]

【作用】本発明に係るEEPROMでは、データ書込み モードにおいて、電位注入を行うメモリトランジスタに つながるピット線 ("1"データ書込みのピット線) は 0 V とされ、電子注入を行わないメモリトランジスタに つながるビット線 ("0"データ書込みのビット線) は フローティング状態とされる。このようなピット線の電 位制御は例えば、ビット線の端部とこれにつながるビッ ト線駆動回路の間にビット線選択ゲートトランジスタを 設ける事により可能である。このとき、フローティング となったビット線に沿うメモリトランジスタでは、ドレ イン、ソース拡散層もフローティングであるから、制御 ゲート線の高電位が容量結合されてドレイン、ソース拡 散層も電位が上昇する。したがって浮遊ゲートに電子が 注入されることがない。

【0012】この様に本発明のEEPROMでは、トン ネル注入を起こさせたくないメモリトランジスタにつな ーティングとする。これにより、周辺回路は簡単にな り、また選択ゲートトランジスタをパンチスル一防止の ために長いゲート長とする必要がなくなる。

#### [0013]

【実施例】以下、nチャネルFETMOSをメモリトラ ンジスタとしたNANDセル型EEPROMの実施例を 図面を参照しながら説明する。

【0014】図1は本発明の一実施例に係るNANDセ ル型EEPROMの要部構成を示す等価回路であり、図 10 2はその一つのNANDセル部の平面図、図3および図 4はそれぞれ図2のA-A'およびB-B'断面図であ

【0015】図1に示すように、メモリセルアレイ21 は、NANDセルがマトリクス配列されて構成されてい る。この実施例ではNANDセルは、直列接続された4 個のメモリトランジスタM1 , M2 , M3 およびM4 と、その両側に設けられた選択ゲートトランジスタQs 1, Qs2により構成されている。メモリセルアレイ1の 列方向に並ぶNANDセルのドレイン側が選択ゲートト ランジスタQs1を介してピット線BLに共通接続されて いる。各メモリトランジスタの制御ゲートおよび選択ゲ ートトランジスタのゲートは夫々、メモリセルアレイ 1 の行方向に並ぶNANDセルについて共通接続されて制 御ゲート線CG1, CG2, CG3, CG4および選択 ゲート線SG1 、SG2 が配設されている。

【0016】ビット線BL (BL1, BL2, …, BL 助)はそれぞれ、メモリセルアレイ1の一方の端部でピ ット線駆動回路22 (221, 222, …, 22m) に 接続される。本発明ではこのピット線駆動回路22とピ ット線BLの間にピット線選択トランジスタQBL (QBL 1, QBL2, …, QBLm) が設けられている。

【0017】 一つのNANDセルの構成を図2~図4を 用いて説明すると、n型シリコン基板1にp型ウェル2 が形成され、素子分離絶縁膜13によって区画された領 域に、4個のメモリトランジスタM1 ~M4 と2個の選 択ゲートトランジスタQs1, Qs2が設けられている。各 メモリトランジスタは、基板上に熱酸化により形成され た薄いゲート絶縁膜31 を介して第1層多結晶シリコン による浮遊ゲート4 (41~44) が形成され、この上 40 に層間絶縁膜5を介して第2層多結晶シリコンによる制 御ゲート6(61~64)が積層形成されている。浮遊 ゲート4が電荷蓄積層である。

【0018】各メモリトランジスタの制御ゲート6は、 横方向に配列されるNANDセルについて連続的に制御 ゲート線CG(CG1~CG4)として配設されてい る。通常この制御ゲート線CGがワード線となる。

【0019】メモリトランジスタのソース、ドレイン拡 散層であるn型層8は、隣接するもの同士で共用され て、4個のメモリトランジスタM1 ~M4が直列接続さ がるビット線に中間電位を与える代わりに、これをフロ 50 れている。これら4個のメモリトランジスタのドレイン

6

側、ソース側にはそれぞれ選択ゲートトランジスタQs 1, Qs2が設けられている。これら選択ゲートトランジ スタQs1, Qs2のゲート絶縁膜32 はメモリトランジス タMとは別に厚く形成されて、その上に2層のゲート電 極45, 65 および46, 66 が形成されている。これ らのゲート電極45, 65 および46, 66 は、メモリ トランジスタの浮遊ゲートと制御ゲートを構成する第1 層多結晶シリコンと第2層多結晶シリコンを同時にバタ ーニングして形成されている。これら2層ゲート電極は 所定間隔でコンタクトして、制御ゲート線CGの方向に 10 連続的に配設されて、選択ゲート線SG1, SG2 とな

【0020】素子形成された基板上は、CVD絶縁膜1 1により覆われ、この上にA1膜等によりピット線(B L) 12が配設されている。ビット線12は、一方の選 択ゲートトランジスタQs1のドレイン拡散層 9 にコンタ クトしている。このドレイン拡散層9には、コンタクト を良好にするため、コンタクト孔を介して重ねてn型不 純物がドープされている。他方の選択ゲートトランジス 複数のNANDセルに共通に配設される。

【0021】各メモリトランジスタでの浮遊ゲート4と 制御ゲート6間の結合容量は、浮遊ゲート4を素子分離 領域上に延在させることにより、浮遊ゲートと4とp型 ウェル2間の結合容量に比べて大きく設定されている。 具体的な形状寸法を例示すれば、浮遊ゲート4および制 御ゲート6の幅が1μm、したがってメモリトランジス タのチャネル長が1μm であり、浮遊ゲート4は素子分 離絶縁膜13上に片側1μm ずつ延在させている。浮遊 ゲート4下のゲート絶縁膜31 は例えば10mmの熱酸化 30 膜であり、層間絶縁膜5は25mmの熱酸化膜である。

【0022】この実施例のNANDセル型EEPROM の動作を、メモリトランジスタM1~M4 からなるNA NDセルに着目して、図5を用いて次に説明する。図5 は、データ消去、データ書込みおよびデータ読出しの一 連の動作を示すタイミング図である。データ消去および 書込は、メモリトランジスタの浮遊ゲートとp型ウェル 間のF-Nトンネリングを利用した電荷のやりとりによ り行われる。

【0023】まずデータ消去は、すべての制御ゲート線 CG1 ~CG4を0Vとし、p型ウェル2およびp型シ リコン基板 1 に、Vwell=Vsub = 18 Vの高電位を印 加して行われる。このとき選択ゲート線SG1, SG2 にも同時に18 Vの高電位が印加される。これにより、 メモリセルを構成する全てのメモリトランジスタにおい て浮遊ゲートの電子がp型ウェルに放出され、しきい値 が負方向に移動した消去状態("0")が得られる。

【0024】データ書込は、ピット線から違い方のメモ リトランジスタから順に行われる。まずメモリトランジ スタM4 での書込は、選択ゲート線CG4 に20 Vの高 50

電位が印加され、それ以外の全ての制御ゲート線CG1 ~CG3、および選択ゲート線SG1 に中間電位として 10 Vが印加され、ピット線はデータに応じて、0 V ("1"の場合)、またはフローティング("0"の場 合)とされる。この時のピット線電位の制御は、ピット 線選択トランジスタQBLのオン、オフ制御により行われ る。図5においては、ピット線選択トランジスタQBL1 の選択ゲート線SG11の電位VSG11が5Vとされて、ビ ット線 B L 1 にピット線駆動回路 2 21 のデータ "1" に対応する出力電位である0 Vが伝えられ、隣のピット 線選択トランジスタQBL2 の選択ゲート線SG12の電位 VSG12が0 Vとされて、ピット線BL2 がピット線駆動 回路221 から切り離されてフローティングになる状態 が示されている。

【0025】これにより、ピット線に0Vが与えられた メモリトランジスタM4 ではドレインから浮遊ゲートに 電子がトンネル注入され、しきい値が正方向に移動した 状態 ("1") が得られる。ピット線がフローティング のときは、制御ゲートとの容量結合によってドレイン、 タQs2のソース拡散層10は、通常共通ソース線として 20 ソース拡散層の電位が上昇するため、トンネル注入は起 こらず、しきい値変化はない。以下、順に制御ゲート線 CG3, CG2, CG1 に高電位が与えられて、同様に データ書込がなされる。

> 【0026】データ読出しは、選択された制御ゲート線 に 0 V、これよりピット線側の制御ゲート線には 5 V程 度の電位が与えられ、ピット線に1~5 V程度の電位が 与えられて、ピット線に電流が流れるか否かを検出する ことにより行われる。

【0027】こうしてこの実施例においては、データ書 込時に書込みたくないピット線に中間電位を与える代り に、これをフローティングとする。この結果ピット線に は、データ読出し時の5 V以上の電位がかからない。従 って、中間電位を用いる必要がなくなり、それだけ周辺 回路が簡単になる。またピット線倒の選択ゲートトラン ジスタのパンチスルー耐圧を特に高くする必要がなく、 ソース側の選択ゲートトランジスタと同じゲート長とす ることができる。これにより、高集積化が可能になる。

【0028】本発明は上記実施例の限られない。例えば 実施例では、メモリセルアレイの周辺部にビット線**選択** ゲートトランジスタを設けたが、メモリセルアレイをブ ロック分割する場合には、ブロック毎にビット線選択ゲ ートトランジスタを配置してもよい。また、ビット線を フローティグ状態とする事を含むビット線電位の制御す る手段として、ピット線選択ゲートトランジスタを設け る代りに、ピット線駆動回路自体にその出力端子をフロ ーティングとすることができる機能を持たせてもよい。

【0029】さらに実施例では、NANDセル型EEP ROMを説明したが、本発明は、一つのメモリトランジ スタと選択ゲートトランジスタによりメモリセルが構成 されるNOR型EEPROMにも同様に適用することが 10

できる。

## [0030]

【発明の効果】以上述べたように本発明によれば、データ書込時に書込みたくないピット線をフローティング状態とするピット線電位制御手段を設けることによって、周辺回路が簡単になり、高集積化が可能なEEPROMを得ることができる。

7

#### 【図面の簡単な説明】

【図1】本発明一実施例に係るNANDセル型EEPR OMの等価回路図。

【図2】同実施例のNANDセルの構成を示す平面図。

【図3】図2のA-A′断面図。

【図4】図2のB-B′断面図。

【図5】同実施例のEEPROMの動作を説明するためのタイミング図。

## 【符号の説明】

1…n型シリコン基板、

21…メモリセ

ルアレイ、2…p型ウェル、

22

…ビット線駆動回路、3…ゲート絶縁膜、

B L ...


ピット線、4…浮遊ゲート、

CG


…制御ゲート線、5…層間絶縁膜、

S G…選択ゲート線、6…制御ゲート、QBL…ピット 線選択トランジスタ、8~10…n型拡散層、11…C VD絶縁膜、12…ピット線、13…素子分離絶縁膜。


#### [図1]



[図3]




【図2】




FH 008467

[図4]



【図5】



フロントページの続き

(72)発明者 遠藤 哲郎

神奈川県川崎市幸区小向東芝町 I 番地 株式会社東芝総合研究所内

(72)発明者 井上 千佳

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

(72)発明者 白田 理一郎

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

Japan Patent Publication

- (11) Japan Laid Open Patent Application Number H04-278297
- (43) Date Published: October 2, 1992
- (21) Application Number Patent H03-41951
- (22) Application Date March 7, 1991
- (71) Applicant Toshiba Corp
  72 Horikawa-cho, Saiwai-ku, Kawasaki, Kanagawa
  000003075
- (72) Inventor: Ryohei Kirisawa C/o Toshiba General Research Center
- (72) Inventor: Seiichi Aridome C/o Toshiba General Research Center 1 Komukaitoshiba-cho, Saiwai-ku, Kawasaki, Kanagawa
- (72) Inventor: Ryozo Nakayama
  C/o Toshiba General Research Center
  1 Komukaitoshiba cho, Saiwai ku, Kawasaki, Kanagawa
- (74) Agent Takehiko Suzue, Patent Attorney
- (72) Inventor: Tetsuro Endo C/o Toshiba General Research Center
- (73) Inventor: Senju (?) Inoue

  C/o Toshiba General Research Center

  1 Komukaitoshiba cho, Saiwai ku, Kawasaki, Kanagawa
- (72) Inventor: Riichiro Shirota

  C/o Toshiba General Research Center

  1 Komukaitoshiba cho, Saiwai ku, Kawasaki, Kanagawa

(54) [Title of Invention] Non-volatile Semiconductor Memory Device

(57) [Abstract]

[Object] To achieve an EEPROM with very high density by providing a simple peripheral circuit.

[Construction]

A bit line selection transistor QBL is provided between the bit line BL edge section and the bit line driving circuit 22 of an EEPROM memory cell array 21 comprising a memory transistor and a selection gate transistor in such a manner that the bit lines not to be written are made to be in floating status during data writing by the on-off control of the bit line selection transistor QBL.

1

[Scope of Claims]

[Claim 1]

A non-volatile semiconductor memory device comprising a memory cell array wherein at least one memory transistor on which an electric charge storage layer and a control gate are integrated through an insulation film on a semiconductor substrate and a memory cell made of a selection gate transistor which is connected in series with the memory transistor, arranged in matrix, a bit line with the drains of the selection gate transistors lined up in the row-direction of the memory array being jointly connected, a control gate line and a selection gate line, on each of which, the gates of the memory transistors lined up in the column-direction of the memorial cell array and the selection gate transistors are jointly connected, and a bit line electric potential control means for setting the bit line to low electric potential state or a floating state depending on data during data writing time.

[Claim 2]

A non-volatile semiconductor memory device comprising a memory cell array wherein at least one memory transistor on which an electric charge storage layer and a control gate are integrated through the insulation film on a semiconductor substrate and a memory cell made of a selection gate transistor which is connected in series with the memory transistor are arranged in matrix, a bit line with the drains of the selection gate transistors lined up in the row-direction of the memory array being jointly connected, a control gate line and a selection gate line, on each of which, the gates of the memory transistors lined up in the column-direction of the memorial cell array and the selection gate transistors are jointly connected, and a bit line selection transistor which is provided between the bit line and the bit line driving circuit.

[Claim 3]

The non-volatile semiconductor device of Claim 2 wherein, during the data writing mode in which electron injection is executed for the electric charge storage layer of the memory transistor selected by the application of high electric potential on the control gate line, a low electric potential output of the bit line driving circuit is transmitted to the bit line connected to the memory transistor for which electron injection is executed by on driving the bit line selection transistor, while the bit line connected to the memory transistor for which electron injection is not executed becomes the floating state by off-driving of the bit selection transistor

[Detailed Description of the Invention]

[Purpose of Invention]

[0001]

[Field of Application]

The present invention relates to a non-volatile semiconductor memory device (EEPROM) having electrically re-writable memory transistor on which electric charge storage layers and control gates are laminated.

[0002]

[Prior Art]

NAND cell type EEPROM on which a plurality of memory transistors are arranged in series are known as some examples of EEPROM with very high density. A memory transistor, having FETMOS structure in which a floating gate and a control gate are connected through an insulation layer on a semiconductor substrate, composes the NAND cell wherein a plurality of memory transistors are connected in series in such a manner that adjacent memory transistors share the source and drain. These NAND cells are arranged in a matrix to form a memory cell array. Drains on one side of the NAND cells lined up in the row-direction of the memory cell array are jointly connected to the bit line through respective selection gate transistor while sources on the other side are also connected to a joint source line through the selection gate transistor. The control gate of the memory transistor and the gate electrode of the selection gate transistor are jointly connected in the column-direction of the memory cell array respectively as a control gate line (word line) and a selection gate line. Hereafter, operations of the NAND cell type EEPROM will be described.

# [0003]

Data writing for memory transistors is executed based on the distance from the bit line. The memory transistor furthest away from the bit line is executed first. In the case of n-channels for example, high electric potential (20V, for example) is applied to the control gate of the selected memory transistor, as a result of which intermediate electric potential (10V, for example) are applied to the control gate of a non-selected memory transistor and the gate of the selected gate transistor. To the bit line, 0V ("1", for example) or intermediate electric potential ("0" for example) are applied. At this time, the electric potential of the bit line is transmitted as far as the drain of the selection memory transistor through the selection gate transistor and the non-selection memory transistor.

#### [0004]

If there are data to be written (when "1" data), a high electric field exists between the gate and the drain of the selection memory transistor and the electrons are tunnel injected from the substrate to the floating gate. As a result, the threshold value of the selection memory transistor moves to positive direction. If there is no data to be written (when "0" data), the threshold value does not change.